1、依據(jù)項目要求參與制定數(shù)字電路設(shè)計規(guī)格;
2、在模擬工程師協(xié)助下完成模擬模塊的verilog建模;
3、完成mixed-signalIC中數(shù)字模塊的設(shè)計修改;
4、對數(shù)字模塊進行綜合、形式化驗證、時序功耗分析等,達成性能指標要求(包括功耗、時序、面積等);
5、完成芯片數(shù)字部分模塊相關(guān)協(xié)議、算法的研究分析;
6、編寫仿真測試向量,進行RTL、Pre、Post仿真驗證,達成功能指標要求(包含設(shè)計規(guī)格要求、覆蓋率、可測性等);
7、協(xié)同項目其他成員完成芯片級混合驗證、系統(tǒng)級仿真驗證,達成芯片成功流片指標(包括后端流程的約束和檢查);
8、協(xié)助系統(tǒng)人員完成芯片的調(diào)試,直至量產(chǎn),及部分客戶支持工作;
9、協(xié)助機臺測試人員完成測試向量的產(chǎn)生,以及FailIC的分析工作;
10、研發(fā)流程各階段相關(guān)文檔的撰寫。
任職要求:
1、微電子、計算機相關(guān)專業(yè),本科及以上學(xué)歷;
2、有3年以上設(shè)計開發(fā)經(jīng)驗,并有實際流片經(jīng)驗;
3、熟悉Verilog設(shè)計語言,精通數(shù)字或數(shù);旌螴C設(shè)計、測試流程;
4、熟練使用DesignCompiler、PT、Verdi、VCS、Cadence等相關(guān)EDA軟件;
5、熟悉XA、nanosim、finesim、AMS等相關(guān)EDA軟件;
6、良好的職業(yè)素養(yǎng)和團隊協(xié)作能力,溝通、學(xué)習(xí)能力強;
7、有Integration、FPGA驗證經(jīng)驗,熟悉Synthesis、STA、LEC、Tape-out、FT、CP測試流程者優(yōu)先。
2、在模擬工程師協(xié)助下完成模擬模塊的verilog建模;
3、完成mixed-signalIC中數(shù)字模塊的設(shè)計修改;
4、對數(shù)字模塊進行綜合、形式化驗證、時序功耗分析等,達成性能指標要求(包括功耗、時序、面積等);
5、完成芯片數(shù)字部分模塊相關(guān)協(xié)議、算法的研究分析;
6、編寫仿真測試向量,進行RTL、Pre、Post仿真驗證,達成功能指標要求(包含設(shè)計規(guī)格要求、覆蓋率、可測性等);
7、協(xié)同項目其他成員完成芯片級混合驗證、系統(tǒng)級仿真驗證,達成芯片成功流片指標(包括后端流程的約束和檢查);
8、協(xié)助系統(tǒng)人員完成芯片的調(diào)試,直至量產(chǎn),及部分客戶支持工作;
9、協(xié)助機臺測試人員完成測試向量的產(chǎn)生,以及FailIC的分析工作;
10、研發(fā)流程各階段相關(guān)文檔的撰寫。
任職要求:
1、微電子、計算機相關(guān)專業(yè),本科及以上學(xué)歷;
2、有3年以上設(shè)計開發(fā)經(jīng)驗,并有實際流片經(jīng)驗;
3、熟悉Verilog設(shè)計語言,精通數(shù)字或數(shù);旌螴C設(shè)計、測試流程;
4、熟練使用DesignCompiler、PT、Verdi、VCS、Cadence等相關(guān)EDA軟件;
5、熟悉XA、nanosim、finesim、AMS等相關(guān)EDA軟件;
6、良好的職業(yè)素養(yǎng)和團隊協(xié)作能力,溝通、學(xué)習(xí)能力強;
7、有Integration、FPGA驗證經(jīng)驗,熟悉Synthesis、STA、LEC、Tape-out、FT、CP測試流程者優(yōu)先。
職位類別: IC工程師
舉報
數(shù)據(jù)建模工程師職業(yè)大全:
溫馨提示

- 你可能感興趣的職位
- 最近瀏覽記錄
-
30-100萬/年
-
30-100萬/年
-
面議
-
0.8-1.5萬/月
-
4-5千/月
-
3-5萬/月
暫沒有相關(guān)信息
- 公司規(guī)模:500 - 999人
- 公司性質(zhì):國有企業(yè)
- 所屬行業(yè):IT行業(yè)-計算機、互聯(lián)網(wǎng)、通訊、電子、儀器儀表等
- 所在地區(qū):廣東-深圳市
- 聯(lián)系人:謝珊
- 手機:會員登錄后才可查看
- 郵箱:會員登錄后才可查看
- 郵政編碼:506685
工作地址
- 地址:深圳市南山科技園高新南一道國微大廈6樓